次世代半導体プロジェクトが密かに進められていたが、2nmプロセスノード以降の未来に向けて、研究開発拠点と、量産に向けた製造拠点の内容が明らかになった。開発拠点は以前から日本版NSTCに相当するLSTC（Leading-Edge Semiconductor Technology Cemter）だが、量産拠点に関してこのほどようやく明らかにした。量産に向けた製造拠点はラピダス（Rapidus）株式会社で、その設立は2022年8月10日だとしている。資本金は資本準備金を含み73億4600万円で、出資企業は、キオクシア、ソニーグループ、ソフトバンク、デンソー、トヨタ自動車、日本電気、日本電信電話がそれぞれ10億円、三菱UFJ銀行が3億円となっている。社長と会長の経営株主と、創業個人株主12名が株主に加わる。

 　代表取締役社長が前ウェスタンデジタルジャパンの社長を務めた小池享義氏、取締役会長は東京エレクトロンの社長・会長を務めた東哲郎氏である。会社設立がなぜ今ではなく8月なのか。この新会社には経済産業省が深く関係しており、11月11日にラピダス社が記者会見を開いて会社説明を行ったが、同じ11月11日に経済産業省からも「次世代半導体の設計・製造基盤確立に向けた取り組みについて公表します」という題のプレスリリースを流しており（参考資料1）、この中にラピダス株式会社の説明がある。そして、「ポスト5G情報通信システム基盤強化研究開発事業」の内の「研究開発項目②先端半導体製造技術の開発」に関する実施者の公募を行い、採択審査委員会での審査を経て、ラピダス社の採択を決定した。つまり国から約700億円の補助金を得るために、形だけの公募をとし事前に会社という体裁をとっていることが重要だったからだ。ラピタス社は形こそ民間の株式会社であるが、事実上国策会社に近い。

正式なオフィスは12月に設立

　ただし、資本構成上、国が経営には関与しない形をとっているため、小池、東、両氏の経営手腕に委ねられている。しかも8月に設立した時点では千代田区麹町に形だけのオフィスを置いているが、実際には12月に移転する。

 　新会社の事業内容は、半導体素子、集積回路等の電子部品の研究、開発、設計、製造および販売とある。半導体産業を担う人材の育成にも力を入れていくという。

 　ラピダス社は米IBMなどと連携して2nm世代のロジック半導体の技術開発を行い、国内短TAT（Turn Around Time：開発期間）パイロットラインの構築とテストチップによる実証を行う。2022年度は、2nm世代の要素技術を獲得、EUV露光装置導入に着手する。短TAT生産システムに必要な装置や搬送システム、生産管理システムの仕様を策定する。これらの開発費に700億円が必要なのである。

2025年以降に量産へ

　研究期間終了後は、その成果を基に先端ロジックファウンドリとして2025年ごろに事業化を目指す。会社はファウンドリ事業を推進するが、2nm時代のナノシートや3D-ICなどは日本の材料技術が活躍する場でもある。元々日本はモノづくりが得意である。

 　にもかかわらず、これまでの総合電機の経営陣は、モノづくりを捨て、安易に米国のITの後を追いかけたが、追い付くどころか、むしろ引き離されてしまった。ITを差別化できるテクノロジーである半導体を捨てたからだ。それも国内インフラ系の公共事業を中核市場としてやってきた総合電機の経営者はITも半導体も軽視していた。半導体部門を持つ総合電機は国内市場ばかり見ていた。

図1　ナノシート採用した2nmノードのGAAトランジスタ6個の断面　出典：IBM Corp.

　モノづくりニッポンを復活させるためには、海外企業からの要求を理解し、ソリューションを提供することが、日本の半導体がこれから成長していくカギとなる。そこで、これからの次世代GAA（Gate All Around）に使うナノシートや、3D-ICなどの開発には日本だけではなく、米国などと連携して開発するという姿勢に変わった。すでに2nmプロセスノードのGAAトランジスタ（図1）を開発したIBMと組むという姿勢を見せている。さらに素材産業や装置産業でも日米の連携が欠かせなくなる。そして5年後には2nm世代の最先端ICファウンドリを日本で実現するという目標を立てている。

 　こういった内容の記者会見を行ったが、これまで失敗を続けてきた国策のプロジェクトと比べて評価できる点は多い。まず、オールジャパンをやめ、海外企業と連携して市場を切り開くという姿勢を見せている。日本の得意なモノづくりであるファウンドリビジネスを事業の中心に据えている。多くのエンジニアが半導体産業から離れてしまった今、新しいエンジニアを育成するプログラムも持つ。加えて、大学や国立研究所と積極的に連携する産学共同を推進する。こういった姿勢はかつての日本の半導体企業には見られなかった。

不安の種は設計

　ただ、心配もある。設計という言葉の使い方だ。設計には何を作るか、を意味するだけではない。どうやって作るかという意味の設計がある。今やTSMCやSamsung、Intelなどはどうやって作るかという設計に力を入れているが、このことには全く触れられていない。TSMCやSamsung、Intelは微細化が限界に来ているため、回路パターンの線幅や線間隔をほとんど微細化せず、単位当たりの面積を削減するエリアスケーリングを採用している。これによって、5nm相当や4nm相当のプロセスノードで得られそうな性能と消費電力を得ている。

 　エリアスケーリングは2次元的な従来のリニアスケーリングではなく、3次元的な構造にして面積を縮小し、単位面積当たりのトランジスタ数を増やす方法だ。この方法によって、7nmや5nm相当のプロセスノードに匹敵する高集積化と性能、消費電力を実現している。しかし、小池氏の説明からは設計＝新機能集積やシステム設計の域から脱していない。

 　確かに小池氏は製造プロセス技術には長けたエンジニアのバックグラウンドを持つ。また前職のWestern Digitalでも設計が単純なメモリを生産してきたため、TSMCやSamsungのエリアスケーリングのレイアウト設計を理解しにくいかもしれない。だったら、各種スタンダードセルのマスク設計をやり直す最先端のエリアスケーリングを理解できる人間を採用するという手がある。その場合の先生はTSMCたちだ。これからどうやって、エリアスケーリング設計の経験者を採用するかが2nｍ相当のプロセスノードを設計するカギとなる。

 　さらにLSI設計には、高位合成や論理合成などの設計ツールと検証ツールを使いこなす能力も欠かせない。SynopsysやCadenseなどの設計ツールを使いこなして、ファブレスやシステムメーカー、ITサービス業者などの顧客を取り込むためにシリコンバレーの企業と提携する手も必要だろう。彼らの設計ツールによってはじめて設計データをフォトマスクのデータに落とし込むことができるからだ。

 　もう一つの成功のカギは海外顧客からのシステム要求を取り込むようなマーケティング部門を育てることだろう。シリコンバレーのマーケティングエンジニアを採用する手はある。2nm相当のプロセスノードを必要とする顧客はおそらく日本にはあまりいないからだ。5年後の量産までに海外の顧客をいかに取れるかが成功のカギを握る。

参考資料

1.    「次世代半導体の設計・製造基盤確立に向けた取り組みについて公表します」、経済産業省プレスリリース、（2022/11/11）