日本にラピダスというファウンドリ企業ができて、ようやく半導体産業に活気が戻りつつある。いきなり2nmプロセスノードに相当するGAA（ゲートオールアラウンド）構造のMOSトランジスタでIC（集積回路）を組むという野心的なスタートアップだ。ただし、資金のほとんどを国からの補助金で賄っており、実質的に国策会社である。現在、ファウンドリでトップを行くTSMCのFinFET（フィン（ひれ）の形をした電界効果トランジスタ）は16nmプロセスノードから7nm、5nm、3nm相当のプロセスに使われているが、これらをすっ飛ばしてGAA構造のMOSFETトランジスタの試作に成功した。

　ただし、1個のトランジスタの試作に成功したからと言って数十億トランジスタを集積しているSoC（システムオンチップ）を作れるという訳では決してない。そのためには設計ツールとそれを使いこなす技術が求められる。こういった超高集積チップの設計は、まるで東京都の地図を1軒ずつの家を含みながら描くような作業に匹敵する。コンピュータによる自動設計なしではとても全てのトランジスタを描くことはできない。

図1　EDAツールの売上額　世界と比べて日本市場は最低の状況　出典：SEMI ESD Alliance

　日本半導体での最大の問題は、設計できる人口が少ないことだ。特に、自動設計ツール（ソフトウエア）を手掛けているシノプシスやケイデンス、シーメンスEDAなどのEDA（電子設計自動化）ツールを使いこなす人たちが少なく、その設計ツールの最新版を買うユーザーも少ない（図1）。家やビルを建てる1級建築士が圧倒的に少ないのに、大工さんが多いという状態なのだ。半導体設計者が日本に少ないということは、ファブレス半導体企業のようなIC設計者からラピダスのようなファウンドリに注文を発注することが期待できないということになる。

　結局、ラピダスの顧客は日本ではなく、シリコンバレーやテキサス州などに多数いる顧客から注文を取りに行くことになる。ファウンドリの営業が日本にいなかったために、パワー半導体のファウンドリであるJSファンダリが倒産したという指摘もある。ラピダスは、顧客を取るための営業担当者をどれほど採用しているのだろうか。日本ではさほど期待できないため、結局米国の半導体設計者を営業担当に迎えることになるだろう。

　一方で、日本に半導体営業者が少ないということは、半導体設計の知識を持つ営業者が少ないことを意味している。今からでも遅くないから、半導体設計者を養成する大学の教師人を揃えることが5年後、10年後の日本の半導体産業を盛り上げることになる。もちろん、東京大学の池田誠教授らや、京都大学の故小野寺秀俊教授の育てた人たちが懸命に半導体設計を学生に教えてはいる。しかし、まだまだ足りないのだ。経済産業省が製造に数兆円もつぎ込むなら、半導体設計者を養成するための予算をずっと少ない1000億円程度でも予算化すべきではないだろうか。ICを設計してTSMCに依頼すると1件あたり2～3億円かかるので、大学の研究室が低予算だとICの試作さえ依頼を躊躇している状況だ。

　この状態を放置して日本の半導体復活はあり得ない。経産省はこれまで半導体製造にしか興味を持たなかったが、これからは半導体設計にもせめて興味を持っていただきたい。