次世代半導体、14/16nm FinFETか20nmFD SOIか
2014年5月29日 23:42

インテルは22nm FinFETプロセスで製造した高性能マイクロプロセッサHaswellなどを1億個出荷したと言ってきた。ところが、その次の14/16nm FinFETプロセスでは生産を遅らせるという決定を最近行ったらしい。TSMCでも14nmFinFETプロセスはかなり苦労しているようだ。FinFETプロセス技術は歩留り良く製造できるのだろうか。懐疑的な見方が広がっている。

 

対抗馬として浮上してきたのが、STマイクロエレクトロニクスが力を入れている20nmのプレーナ型FETを用いたFD SOI（Fully Depleted Silicon on Insulator）技術だ(写真)。今月14日にはサムスンがSTからライセンスを受け、28nm FD SOI技術のマルチソース製造協力に関して提携合意した。ケイデンスは16日、自社のIPを28nm FD SOIプロセスでも動作することを発表した。

MWC13Day4 045.JPG

 

FinFETは、ドレイン-ソース間のリーク電流を下げるため、3方向から空乏層でパンチスルーさせた構造を持つ。従来のプレーナ型MOSFETでは、空乏層はゲートから伸びるだけの1方向しかなかったため、十分に閉じられない場合には、ドレインからソースにかけてリーク電流が増大した。十分に広げられるように不純物濃度を下げるとゲートしきい電圧Vthが変わるため下げられない。

 

基板バイアスを印加して空乏層を広げるというアイデアもある。しかし、トランジスタをオンさせる場合には電流はたっぷり流れてほしいから、基板バイアスもゲートと同時に戻さなければならない。つまり使いにくい。CMOSチップでは、できるだけ単純にオンオフさせなければ、ただでさえ複雑な設計回路は動作しなくなる。この結果、基板バイアスもかけにくい。

 

FD SOIは基板下に酸化膜があり、その空乏層を利用できる。つまり、ゲート電圧で上から空乏層を広げ、下の酸化膜側からの空乏層とパンチスルーさせて十分な高さの空乏層バリアを設けることでリーク電流を減らすというもの。いわば2方向からの空乏層でリーク電流が流れないように止めてしまうのである。

 

これまでSOIウェーハは価格が高く、バルクCMOSほど安くはできないと言われていた。SOIウェーハは2枚のウェーハを張り合わせて作るため、コストが1枚のバルクCMOSよりも高くなってしまう。

 

ところが、バルクCMOSは、HKMG（ゲート絶縁膜に誘電率の高い材料を用い、ゲート電極に従来のポリサイドとは異なる金属を用いるMOSFET）プロセスやFinFETというこれまでとは異なる材料や3次元構造を利用するため、コストがこれまでと同じという訳にはいかなくなった。しかも14/16nmのFinFETだと、Finが高くなり加工は難しくなる。インテルが22nmで用いていたFinFETのFinの高さはそれほどでもないと思われるが、14/16nmだと深くしなければ、空乏層の効果が効かなくなる。恐らく、このアスペクト比の高いFinを作る技術で難航し、インテルは製品化を遅らせたのではないだろうか。

 

これに対して、FD SOIは基板材料こそ、高くついていたが、ゲート構造やMOSFETそのものは従来方式をそのまま使えるため、トランジスタの歩留まりを確保しやすい。つまり、SOIでトランジスタを作ってもトランジスタ歩留まりは落ちない。

 

市場調査会社のIBS（International Business Strategies）は、28nmのHKMG（High Performance）プロセスによる100mm2および200mm2のチップと、28nmのFD SOIプロセス（HP）による100mm2および200mm2のチップのコストを調べると、どちらもFD SOIの方が少し安いというシミュレーション結果を示している。

 

プロセスがさらに複雑になる14/16nm FinFETでは、このコスト差はもっと大きく開いていくことになることは容易に想像できる。となると、FinFETプロセスは、本当は10nm以下から使われるべきだという意見も出てきそうだ。ただ、どうせなら14/16nmプロセスから習熟するという意味で始めるという考えもある。その場合には習熟によって歩留まりを上げることが前提となる。

 

しかも、28nmから20nmではなく、14/16nmへスキップすることが当たり前の認識になりつつある。今になって、14/16nm FinFETプロセスは意外と難しいぞ、という感覚を持つようになった。その先頭がインテルである。20nmプロセスは28nmプロセスと比べると性能や消費電力でそれほど大きなメリットを持たないことがわかってきた。だから14/16nmへのスキップすることが言われるようになった。しかし、そう単純ではなくなった今、FD SOIは急浮上する可能性も出てくる。そうなるとSTマイクロが先端プロセスで主導権を握るようになるかもしれない。先端半導体は、目まぐるしく動いている。日本はいったいどうするのか？

（2014/05/29）